全球首款多陣列憶阻器“存算一體”系統(tǒng)問世最新發(fā)現(xiàn)與創(chuàng)新

　　 隨著摩爾定律趨近極限，通過集成電路工藝微縮的方式獲得算力提升越來越難；而計算與存儲在不同電路單元中完成，會造成大量數(shù)據(jù)搬運功耗增加和額外延遲。如何提高算力，突破技術瓶頸？26日，記者從清華大學獲悉，該校微電子所、未來芯片技術高精尖創(chuàng)新中心錢鶴、吳華強教授團隊，與合作者共同研發(fā)出一款基于多個憶阻器陣列的存算一體系統(tǒng)，在處理卷積神經(jīng)網(wǎng)絡時的能效比圖形處理器芯片高兩個數(shù)量級，大幅提升計算設備的算力，且比傳統(tǒng)芯片的功耗降低100倍。相關成果近日發(fā)表于《自然》雜志上。

　　如何用計算存儲一體化突破AI算力瓶頸，是近年來國內(nèi)外的科研熱點。尋找合適的硬件，是提升算力的基礎之一。

　　錢鶴、吳華強教授團隊通過優(yōu)化材料和器件結(jié)構(gòu)，成功制備出高性能憶阻器陣列。為解決器件非理想特性造成的系統(tǒng)識別準確率下降問題，他們提出一種新型的混合訓練算法，僅需用較少的圖像樣本訓練神經(jīng)網(wǎng)絡，并通過微調(diào)最后一層網(wǎng)絡的部分權重，使存算一體架構(gòu)在手寫數(shù)字集上的識別準確率達到96.19%，與軟件的識別準確率相當。

　　同時，他們提出空間并行的機制，將相同卷積核編程到多組憶阻器陣列中，各組憶阻器陣列可并行處理不同的卷積輸入塊，提高并行度來加速卷積計算。

　　在此基礎上，該團隊搭建了全硬件構(gòu)成的完整存算一體系統(tǒng)，在系統(tǒng)里集成了多個憶阻器陣列，并在該系統(tǒng)上高效運行了卷積神經(jīng)網(wǎng)絡算法，成功驗證了圖像識別功能，證明了存算一體架構(gòu)全硬件實現(xiàn)的可行性。

　　“基于憶阻器的新型存算一體架構(gòu)，可以打破算力瓶頸，滿足人工智能等復雜任務對計算硬件的高需求?！鼻迦A大學未來芯片技術高精尖創(chuàng)新中心教授吳華強說。（金鳳）　

　　轉(zhuǎn)自：科技日報

　　【版權及免責聲明】凡本網(wǎng)所屬版權作品，轉(zhuǎn)載時須獲得授權并注明來源“中國產(chǎn)業(yè)經(jīng)濟信息網(wǎng)”，違者本網(wǎng)將保留追究其相關法律責任的權力。凡轉(zhuǎn)載文章及企業(yè)宣傳資訊，僅代表作者個人觀點，不代表本網(wǎng)觀點和立場。版權事宜請聯(lián)系：010-65367254。

延伸閱讀